SN74LVC1G373YZPR

Name: Texas Instruments SN74LVC1G373YZPR
Brand: Texas Instruments
SKU: 595-SN74LVC1G373YZPR
Price: 17.34 TWD
Availability: InStock

影像僅供參考
請參閱產品規格

Mouser 編號：

595-SN74LVC1G373YZPR

製造商編號：

SN74LVC1G373YZPR

製造商：

Texas Instruments

說明：

插銷 SnglDTypeLatch

規格書:

SN74LVC1G373YZPR 規格書

ECAD模型:

下載免費的庫載入器，為ECAD工具轉換此文件。瞭解更多關於 ECAD 型號的資訊。

更多資訊

瞭解更多關於Texas Instruments SN74LVC1G373YZPR的資訊

庫存量: 2,353

庫存：: 2,353 可立即送貨

發生意外錯誤了。請稍後再試。
工廠前置作業時間：: 18 週工廠預計生產時間數量大於所顯示的數量。

輸入數量：

最少： 1 多個： 1

單價:

NT$-.--

總價:

NT$-.--

估計關稅:

包裝:

完整捲（訂購多個3000）

帶狀裁切

MouseReel™ (+NT$215.00)

Pricing (TWD)

數量	單價	總價
零卷 / MouseReel™ ^†
	NT$17.34	NT$17.34
	NT$12.17	NT$121.70
	NT$10.88	NT$272.00
	NT$9.49	NT$949.00
	NT$9.18	NT$9,180.00
完整捲（訂購多個3000）
	NT$7.41	NT$22,230.00
	NT$7.31	NT$43,860.00

† NT$215.00 MouseReel™費用將加入您的購物車內並自動計算。所有MouseReel™訂單均不能取消和不能退換。 ↩

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

商品屬性	屬性值	選擇屬性
製造商:	Texas Instruments
產品類型:	插銷
RoHS:
邏輯類型:	Monostable Multivibrator
邏輯系列:	LVC
電路數:	1 Circuit
輸出行數:	1 Line
封裝/外殼:	DSBGA-6
極性:	Non-Inverting
傳播延遲時間:	5.4 ns at 3.3 V, 4 ns at 5 V
靜止電流:	10 uA
低電平輸出電流:	32 mA
高電平輸出電流:	- 32 mA
電源電壓 - 最小值:	1.65 V
電源電壓 - 最大值:	5.5 V
最低工作溫度:	- 40 C
最高工作溫度:	+ 125 C
封裝:	Reel
封裝:	Cut Tape
封裝:	MouseReel
品牌:	Texas Instruments
安裝風格:	SMD/SMT
通道數:	1 Channel
輸入行數:	1 Line
產品類型:	Latches
系列:	SN74LVC1G373
原廠包裝數量:	3000
子類別:	Logic ICs
每件重量:	1.700 mg

找到產品:

若要顯示類似商品，請選取至少一個核選方塊

至少選中以上一個核取方塊以顯示在此類別中類似的產品。

所選屬性: 0

篩選文檔:

Product Catalogs

此功能需要啟用JavaScript。

CNHTS:: 8542399000
CAHTS:: 8542390000
USHTS:: 8542390090
JPHTS:: 8542390990
TARIC:: 8542319000
MXHTS:: 8542310399
ECCN:: EAR99

SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches

Texas Instruments SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches are designed for 1.65V to 5.5V V_CC operation. This device is particularly suitable for implementing I/O ports, buffer registers, working registers, and bidirectional bus drivers. The Q outputs follow the data (D) inputs while the latch-enable (LE) input is high. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.